Hardware Design Verification Engineer

Engineering 78180 Montigny le Bretonneux, Paris


Description

Acteur majeur dans son domaine, ARTERIS IP est le leader mondial dans le système SoC et NoC, avec près de 200 salariés en France et à l’étranger.

Notre technologie est utilisée par les fournisseurs de systèmes électroniques les plus innovants, allant de l'IA à l'automobile, en passant par les téléphones mobiles, l'IoT, les caméras, les contrôleurs SSD et les serveurs.

Pour accompagner notre croissance, nous recherchons un.e Ingénieur de vérification de conception F/H.

En occupant ce poste, vous avez l'opportunité de faire partie d'une équipe de vérification dotée d'un langage puissant qui mélange le RTL traditionnel avec des logiciels de pointe pour fournir des solutions extrêmement configurables, testables et de haute qualité.

Responsabilités clés :

  • Définition, documentation, développement et exécution de test/couverture de vérification RTL pour des IPs extrêmement paramétrés en langage Python et C++, capable de fonctionner sur n'importe quel simulateur RTL disponible (Cadence, Synopsys, etc.).
  • Maintenir et améliorer le flux de vérification, améliorer les métriques et augmenter l'automatisation.
  • Implémenter les composants de vérification tels que les BFM ou les moniteurs utilisés dans les bancs de test de vérification.

Expérience requise / Qualifications :
  • Compréhension de base de la conception RTL de matériel et des langages de vérification (VHDL, Verilog, SystemC, C++, Python, SystemVerilog).
  • Scripting Shell
  • La connaissance de la technologie d'interconnexion est un plus
  • Bonne communication écrite et orale en français et en anglais.
  • Curieux, autonome, rigoureux et orienté vers la livraison avec un engagement envers la qualité et une approche approfondie du travail.
  • Capacité avérée à bien travailler au sein d'une équipe

Formation :
  • Master
  • Parcours en "d'école préparatoire" est un plus.
-------------------------------------------------------

ARTERIS IP is the world leader in SoC and NoC systems, with nearly 200 employees in France and abroad.

Our technology is used by the most innovative electronic systems providers, ranging from AI to automotive, cell phones, IoT, cameras, SSD controllers and servers.

To support our growth, we are looking for a Hardware Design Verification Engineer.

In this role, you will have the opportunity to be part of a verification team with a powerful language that blends traditional RTL with cutting-edge software to deliver highly configurable, testable, and high-quality solutions.

Key Responsibilities:
  • Define, document, develop and execute RTL verification test/coverage for extremely parameterized IPs in Python and C++, capable of running on any available RTL simulator (Cadence, Synopsys, etc.).
  • Maintain and improve verification workflow, improve metrics and increase automation.
  • Implement verification components such as BFMs or monitors used in verification test benches.


Required Experience / Qualifications:
  • Basic understanding of hardware RTL design and verification languages (VHDL, Verilog, SystemC, C++, Python, SystemVerilog).
  • Scripting Shell
  • Knowledge of interconnect technology is a plus
  • Good written and oral communication in French and English.
  • Curious, autonomous, rigorous and delivery oriented with a commitment to quality and a thorough approach to work.
  • Proven ability to work well in a team environment

Education:
Master's degree
Preparatory school background is a plus.