Senior Design Verification Engineer

Engineering 78180 Montigny le Bretonneux, Paris Paris, France


Description

Acteur majeur dans son domaine, ARTERIS IP est le leader mondial dans le système SoC et NoC, avec près de 200 salariés en France et à l’étranger.

Notre technologie est utilisée par les fournisseurs de systèmes électroniques les plus innovants, allant de l'IA à l'automobile, en passant par les téléphones mobiles, l'IoT, les caméras, les contrôleurs SSD et les serveurs.

Pour accompagner notre croissance, nous recherchons un.e ingénieur.e senior en vérification de conception H/F.

En occupant ce poste, vous travaillez avec une équipe d'experts pour concevoir et fournir des solutions d'interconnexion et de hiérarchie de mémoire pour certaines des conceptions de SoC mobiles, télécoms, automobiles et grand public les plus sophistiquées au monde. Vous créez des conceptions dans un langage puissant qui associe le RTL traditionnel à un logiciel de pointe pour fournir des solutions extrêmement configurables, testables et de haute qualité.


Responsabilités clés :
Développement et débogage de bancs de test avancés basés sur UVM.
Définir, documenter, développer et exécuter des tests de vérification RTL/couverture au niveau système.
Vérification des performances et vérification de la consommation d'énergie
Triage des régressions, débogage des conceptions RTL en Verilog et SystemVerilog.
Contribuer à améliorer et à affiner le processus, la méthodologie et les mesures de vérification.
Expertise UVM sur des projets SoC complexes, du développement du banc de test à la clôture de la vérification.


Expérience requise / Qualifications :
10 ans ou plus d'expérience en conception et vérification et un plus en vérification d'interconnexion.
Amélioration du flux de vérification à l'aide d'un langage de script tel que Shell scripts, Python et JavaScript.
Solides compétences en débogage de banc de test RTL (Verilog) et UVM/C.
Expérience de l'intégration des VIP fournis par les fournisseurs pour la vérification au niveau de l'unité et du système.
Expérience avec les protocoles Arm AMBA
Cette opportunité implique des conceptions de haute performance et de faible puissance sur un projet très visible.


Formation requise :
Diplôme Master en EE, CS, ou équivalent de préférence. Diplôme BS minimum.

-----------------------------------------------------

ARTERIS IP is the world leader in SoC and NoC systems, with nearly 200 employees in France and abroad.

Our technology is used by the most innovative electronic systems providers, ranging from AI to automotive, cell phones, IoT, cameras, SSD controllers and servers.

To support our growth, we are looking for a Senior Design Verification Engineer M/F.

In this role, you will work with a team of experts to design and deliver interconnect and memory hierarchy solutions for some of the world's most sophisticated mobile, telecom, automotive and consumer SoC designs. You create designs in a powerful language that combines traditional RTL with state-of-the-art software to deliver highly configurable, testable, and high-quality solutions.


Key Responsibilities:

Development and debugging of advanced UVM based testbeds.
Define, document, develop and execute system level RTL/coverage verification tests.
Performance verification and power consumption verification.
Regression triage, debugging of RTL designs in Verilog and SystemVerilog.
Contribute to improving and refining the verification process, methodology and metrics.
UVM expertise on complex SoC projects from testbed development to verification closeout.


Required Experience / Qualifications:

10+ years of design and verification experience and a plus in interconnect verification.
Verification workflow enhancement using a scripting language such as Shell scripts, Python and JavaScript.
Strong RTL (Verilog) and UVM/C test bench debugging skills.
Experience integrating vendor supplied VIPs for unit and system level verification.
Experience with Arm AMBA protocols.
This opportunity involves high performance, low power designs on a highly visible project.


Required Education:

Master's degree in EE, CS, or equivalent preferred. BS degree minimum.