Senior Hardware Design Engineer

Engineering 78180 Montigny le Bretonneux, Paris


Description

Acteur majeur dans son domaine, ARTERIS IP est le leader mondial dans le système SoC et NoC, avec près de 200 salariés en France et à l’étranger.

Notre technologie est utilisée par les fournisseurs de systèmes électroniques les plus innovants, allant de l'IA à l'automobile, en passant par les téléphones mobiles, l'IoT, les caméras, les contrôleurs SSD et les serveurs.

Pour accompagner notre croissance, nous recherchons un.e Ingénieur.e senior en conception matérielle F/H.

En occupant ce poste, vous avez l'opportunité d'intégrer une équipe de conception et de vérification qui utilise un langage puissant qui mélange le RTL traditionnel avec des logiciels de pointe pour fournir des solutions extrêmement configurables, testables et de haute qualité.

Votre rôle consiste à créer et à améliorer la bibliothèque de blocs IP de la technologie de réseau sur puce avant de la mettre à la disposition de nos clients.

Principales responsabilités :

  • Rédiger les spécifications de microarchitecture pour les blocs IP hautement configurables.
  • Développer ou mettre à jour la description RTL des blocs IP avec des objectifs de performance, de puissance et de surface.
  • Utiliser un langage puissant et une méthodologie de pointe pour le développement de conception permettant la conception de blocs IP extrêmement configurables.
  • Travailler en étroite collaboration avec l'équipe de vérification pour répondre aux exigences de couverture et résoudre les problèmes.
  • Communiquez avec les équipes de logiciel, de modélisation et de documentation au sujet de vos changements afin d'assurer la cohésion du produit.
  • Maintenir et améliorer la méthodologie du flux de développement de la conception et augmenter l'automatisation.
Expérience requise / Qualifications :
  • 7+ ans d'expérience dans l'industrie en tant qu'ingénieur de conception de matériel.
  • Forte expérience dans les langages de conception RTL de matériel (VHDL, Verilog, SystemVerilog).
  • Compréhension des protocoles de communication hardware et des modèles de commande (AMBA, OCP, autres).
  • Expérience en langage Python est un plus
  • Expérience dans la conception configurable est un plus
  • Expérience en conception de nœuds à faible technologie, à faible consommation et à haute performance est un plus.
  • Scripting Shell
  • La connaissance de la technologie d'interconnexion est un plus
  • Bonne communication écrite et orale en français et en anglais.
  • Curieux(se), autonome, rigoureux(se) et orienté(e) vers la livraison, avec un engagement envers la qualité et une approche approfondie du travail.
  • Capacité avérée à bien travailler au sein d'une équipe.
Exigences en matière d'éducation :
  • Diplôme de Master
------------------------------------

ARTERIS IP is the world leader in SoC and NoC systems, with nearly 200 employees in France and abroad.

Our technology is used by the most innovative electronic systems providers, ranging from AI to automotive, cell phones, IoT, cameras, SSD controllers and servers.

To support our growth, we are looking for a Senior Hardware Design Engineer.

In this role, you will have the opportunity to join a design and verification team that uses a powerful language that blends traditional RTL with cutting-edge software to deliver highly configurable, testable, and high-quality solutions.

Your role is to create and enhance the IP block library of Network-on-Chip technology before making it available to our customers.

Primary Responsibilities:
Write microarchitecture specifications for highly configurable IP blocks.
Develop or update RTL description of IP blocks with performance, power and area goals.
Utilize a powerful language and state-of-the-art design development methodology to enable the design of highly configurable IP blocks.
Work closely with the verification team to meet coverage requirements and resolve issues.
Communicate with software, modeling, and documentation teams about your changes to ensure product cohesion.
Maintain and improve design development flow methodology and increase automation.

Required Experience / Qualifications:
7+ years of industry experience as a hardware design engineer.
Strong experience in RTL hardware design languages (VHDL, Verilog, SystemVerilog).
Understanding of hardware communication protocols and control models (AMBA, OCP, others).
Experience with Python is a plus
Experience in configurable design is a plus
Experience in low-tech, low-power, high-performance node design is a plus.
Shell scripting
Knowledge of interconnect technology is a plus
Good written and oral communication in French and English.
Curious, self-starter, rigorous and delivery oriented, with a commitment to quality and a thorough approach to work.
Proven ability to work well in a team environment

Educational Requirements:
Master's degree