Senior Verification Engineer / Ingénieur Vérification Senior (H/F)
Description
Arteris permet aux équipes d'ingénierie et de conception des entreprises les plus innovantes au monde de connecter et d'intégrer les systèmes sur puce (SoC) nécessaires aux transformations à venir.
Si vous avez tenu un smartphone, conduit une voiture électronique ou allumé une télévision intelligente, vous avez été en contact avec ce que nous faisons chez Arteris. Ici, l'avenir est littéralement entre vos mains - et quand ce n'est pas le cas, il y a de fortes chances qu'il soit dans un drone qui vous survole, un satellite ou dans le nuage d'un centre de données !
Nous avons l’ambition de révolutionner la manière dont les SoC sont conçus, et nous recherchons des talents prêts à s'immerger dans de nouvelles méthodologies de conception et de vérification, désireux d'apprendre et de développer leurs compétences à la fois en vérification de conception numérique et en développement logiciel.
Vous serez exposé aux dernières architectures de calcul et participerez activement au développement de réseaux d'interconnexion nouvelle génération.
- Développement et débogage de bancs de test avancés basés sur UVM
- Définir, documenter, développer et exécuter des tests de vérification RTL et des plans de couverture au niveau système
- Réaliser des vérifications de performance et de consommation énergétique
- Traiter les régressions et déboguer les conceptions RTL en Verilog et System Verilog
- Contribuer à l'amélioration des processus, méthodologies et métriques de vérification
- Apporter une expertise UVM sur des projets SoC complexes, du développement des bancs de test jusqu’à la clôture de la vérification
Obligatoires :
- 8 ans et plus d'expérience en conception et vérification numérique de SoC
- Maîtrise des langages logiciels pour l'amélioration des flux de vérification
- Solides compétences en RTL (Verilog) et en débogage de bancs de test UVM/C
- Expérience dans l'intégration de VIPs fournisseurs pour la vérification unitaire et système
- Excellentes capacités de résolution de problèmes, de communication et de travail en équipe
- Autonomie et capacité à travailler avec un minimum de supervision
Souhaitées :
- Connaissance des protocoles AMBA d'Arm
- Expérience avec des générateurs matériels numériques, leurs méthodologies et concepts
Doctorat ou Master en Informatique, Electronique ou dans un domaine connexe.
Salaire de base : selon experience et qualifications de 60 à 80 KE/an
Arteris enables engineering and design teams at the world’s most transformative brands to connect and integrate today’s system-on-chips (SoCs) that fuel modern innovation.
If you’ve held a smartphone, driven an electronic car, or powered up a smart TV, you’ve come in contact with what we do at Arteris. Here, the future is quite literally in your hands—and when it isn’t, chances are it is flying overhead in a drone, a satellite, or in the cloud at a datacenter!
As a Senior Verification Engineer at Arteris, you will be involved in the development of next generation of Arteris IP solutions, enabling the design of extremely configurable digital interconnects.
We intend to revolutionize the way to design SoC, and we are looking for engineering talents willing to expose themselves to new design and verification methodologies and ready to learn and grow their competences to both digital design verification and software development.
You will create designs and test benches in a powerful language that blends traditional RTL with leading-edge software to provide extremely configurable, testable, and high-quality solutions. You’ll be exposed to very last computing architecture and participate to the development of next generation interconnect networks.
The position will be ideally staffed in Montigny, France, as part of the advanced engineering team. You will join a proven-successful company and be able to shape the future of System on Chip design.
Key Responsibilities:
Advanced UVM based test bench development and debugging
Defining, documenting, developing, and executing RTL verification test/coverage at system level
Performance verification and power-aware verification
Triaging Regressions, Debugging RTL designs in Verilog and System Verilog
Help improve and refine verification process, methodology, and metrics
UVM expertise on complex SoC projects from test bench development to verification closure
Experience Requirements / Qualifications:
Required:
8+ years of experience in SoC digital design & verification
Verification flow enhancements using SW programming languages
Strong RTL (Verilog) and UVM/C test bench debugging skills
Experience integrating vendor provided VIPs for unit and system level verification
Excellent problem solving, strong communication and teamwork skills,
Self-driven, able to work with minimum supervision.
Desired:
Experience with Arm AMBA protocols
Experience with digital HW generators, methodology and concept.
Education Requirements:
PhD or master’s degree in Computer Sciences or related field.
Base Salary depending qualification and experience between 60 to 80 KE / year
About Arteris:
Arteris is a leading provider of system IP for the acceleration of system-on-chip (SoC) development across today’s electronic systems. Arteris network-on-chip (NoC) interconnect IP and SoC integration automation technology enable higher product performance with lower power consumption and faster time to market, delivering better SoC economics so its customers can focus on dreaming up what comes next.
With over 250 employees with headquarters in Silicon Valley and offices around the globe, we are a catalyst for SoC innovation so companies ranging from startups to the biggest technology market leaders can effectively create new products with proven connectivity flexibility and ease. Learn more at arteris.com.